INFONKO.RU

Оценка производительности вычислительных систем

Понятие “Архитектура” ВС

ВС – система обработки данных, настроенная на конкретное решение задач конкретной области применения, работает с данными. Часто говорят об архитектуре в широком смысле слова и в узком.

· в узком – система (набор) команд

· в широком – система команд + аппаратные средства +программное обеспечение

Компоненты: система памяти, процессоры (кол-во), орг-ия ввода/вывода, интерфейсные каналы, которые между этими компонентами.

Существуют различные варианты уровней и их функционального назначения.

Многоуровневая система:

1) уровень разделения вычислительных средств: и человек, и внешние процессы.

2) Взаимодействие программных уровней

3) Уровень программного обеспечения и аппаратного

Структура Аппаратных средств(6 уровней)

5-Ур ЯВУ

4-ур Assembler

3-ур ОС (отвечает за использование ресурсов)

2-ур Архитектуры команд (команды пересылки, сложение, вычитания, может относиться и к программным(микро программное управление) и к аппаратным средствам )

1-ур Микроархитектуры (набор функцинальных устройств)

0-ур Цифровой схемотехники (Интегральные схемы)

Многоуровневая организация носит иерархический характер.

В ВС требуется гармоническое взаимодействие, функционирование всех уровней.

Пример архитектур:


1)ГАРВАРДСКАЯ раздельная память (Команды и данные хранятся раздельно, читаются по разным шинам. Параллельность. Вып-ся 1 команда, читается след. команда.)

2)ПРИНСТОНСКАЯ общая память-эта архитектура позволяет программировать в широком смысле слова (процессор отдельно, отдельно ЗУ. Проц читает из памяти команды из запомин. устр-ва, распознаётся команда и данные могут меняться местами. Неизбежна последовательная обработка.)

CPU, RAM, I/O соединены шинами. Разрядность магистралей 18,16,32,64,256…

Архитектура по Фо-Нейману:

Одновременно команды и данные передаваться не могут Информация и данные хранятся в общей памяти (ЗУ) – двойственность информации. Один канал между CPU и ЗУ. Команды и данные передаются поочередно.

Элемент параллелизма Архитектура с различной памятью команд и данных. Возможно независимое чтение потока команд и данных.

Архитектура более-менее реальная:

(в общем случае 3 типа блоков – CPU, ОЗУ, I/O) М1, М2, М3 – мосты / AGP – 64 разрядная / PCI – 32(64) разрядная , 33 МГц / ISA.


Смысл – получить сбалансированную структуру с оптимальным быстродействием(нет конфликтов, быстрота работы)

архитектура системы команд:

CISC – Complete Instruction Set Computer – полный набор команд (можно писать мощные программы, но операции требуют много ресурсов)

RISC– Reduced Instruction Set Computer – ограниченный набор команд (команды все примерно одинаковые, их проще реализовывать, это обеспечивает более быструю работу)



Классификация компьютеров

ЭВМ- программируемое функциональное устройство состоящее из одного или нескольких взаимосвязанных ЦП, Периферийных устройств и управления всем посредством программ, расположенных в ОЗУ и способных производить большой оббьем вычислений.



По поколениям:

1 – 1-е поколение 40-е гг. ламповые ЭВМ (электронная лампа) – громоздкая, энергоемкая, но радиационно-стойкая Ч.Бебидж (предложил устройство сост из памяти и Устойства управлении (УУ)- первое программируемое устройство

2 – 2-е транзисторные, применение ОС(автоматизация В\В) до этого были перфокарты, появились многомашинные комплексы, рабочая станция, компы стали многозадачными.

3 – 3- ЭВМ на микросхемах многопроцессорные устройства разрядность с 16 до 32, параллельность. Конвеиреизация.

4 – микропроцессоры (Intel 4004- 4 разряда, 8080- 8 разрядов)

5 – предполагается искусственный интеллект не было реализовано.

По производительности

· выс. произв.

· широкого применения выс. произв.

· широкого применения малой произв.

MIPS–миллиолы команд в секунду для целочисленной арифметики

«+»легко понять. «–«зависит от набора команд, меняется от программы к программе, иногда неверно.

MFLOPS–миллионы чисел-результатов вычислений с плавающей точкой в сек., или миллионах элемент. арифм. операций над числами с плав. точкой, выполненных в секунду.

высокой производительности – супер-ЭВМ – биллионы операций в секунду

По мобильности

1 – стационарные

2 – мобильные

По потребляемой мощности

По надежности

1 – обычные

2 – повышенной надежности

По степени универсальности

1 – универсальные (скалярные)

2 – специализированные (векторные)

3 – сигнальные процессоры

По архитектуре

1 – Фон-Неймановская (принстонская)

2 – гарвардская

По взаимодействию потоков команд и потоков данных (Классификация по Флину)

1 – SISD

2 – SIMD

3 – MISD

4 – MIMD

SPECint92, SPECfp92

Важность создания пакетов тестов, базирующихся на реальных прикладных программах широкого круга пользователей и обеспечивающих эффективную оценку производительности процессоров, была осознана большинством крупнейших производителей компьютерного оборудования, которые в 1988 году учредили бесприбыльную корпорацию SPEC (Standard Performance Evaluation Corporation). Основной целью этой организации является разработка и поддержка стандартизованного набора специально подобранных тестовых программ для оценки производительности новейших поколений высокопроизводительных компьютеров..

Набор тестов CINT92,измеряющий производительность процессора при обработке целых чисел, состоит из шести программ, написанных на языке Си и выбранных из различных прикладных областей: теория цепей, интерпретатор языка Лисп, разработка логических схем, упаковка текстовых файлов, электронные таблицы и компиляция программ.

Набор тестов CFP92, измеряющий производительность процессора при обработке чисел с плавающей точкой, состоит из 14 программ, также выбранных из различных прикладных областей: разработка аналоговых схем, моделирование методом Монте-Карло, квантовая химия, оптика, робототехника, квантовая физика, астрофизика, прогноз погоды и другие научные и инженерные задачи. Две программы из этого набора написаны на языке Си, а остальные 12 - на Фортране. В пяти программах используется одинарная, а в остальных - двойная точность.

Производительность ЦП зависит от трех параметров: такта (или частоты F) синхронизации, среднего количества тактов на команду (S) и количества выполняемых команд (N).

T = (N x S) / R

MIPS–миллионы команд в секунду.> MIPS=>>машина.

«+»легко понять.

«-»зависит от набора команд, меняется от программы к программе, иногда неверно.

· временем ответа (response time),

· временем выполнения(execution time)

· прошедшим временем (elapsed time).

CPU-time-

1.Пользовательское время ЦП (непосредственно на исполнение команды пользователя)

2.Системное время ЦП(время затраченное ОС на выполнение заданий затребованных пользователем)


Производительность

«Быстродействие» -Оценка быстродействия – по времени выполнения команд и операций, количество элементарных операций. Измеряется в абсолютных или относительных единицах. Отсчет чаще производиться в относительном времени и осуществляется перевод в абсолютное время. Разработаны специальные тесты для целочисленной арифметики – MIPS (на этот показатель сильно влияет система команд), арифметики с плавающей запятой – MFLOPS.


Параметры ЗУ

1. Информационная емкость – максимально возможный объем хранимой информации

2. Разрядность памяти кол во бит или байт с которыми операция может быть выполнена одновременно.

3. Организация ЗУ:

· произведение числа информационных слов (N) на их разрядность (P)

N*P=E

E – емкость

· метод доступа к данным.Различают:

- адресный (произвольный)

- последовательный

- ассоциативный

4. Быстродействие

· Время считывания – интервал времени от начала инициализации считывания до получения информации

· Время записи – от момента инициализации до момента сохранения информации

· Время обращения или цикл обращения – минимальный возможный период между двумя началами циклов записи или чтения

· Время восстановления памяти – минимальный интервал между завершением чтения или записи и новым циклом

Tобр=Тчт+Твосст.=Тз+Твосст.

На практике Твосст --> 0

Восстановление – чтобы следующая запись не испортила предыдущую

· Время доступа – интервал от начала инициализации до момента доступа данных

· Скорость передачи измеряется в битах в секунду, байтах в секунду словах в секунду, есть предельная (пиковая) и средняя


Память динамического типа.

Конвейеризация — это аппаратный способ, применяемый в высокопроизводительных вычислительных машинах с целью использования определенных типов параллелизма для повышения эффективности обработки команд. Упрощенно структуру конвейерного процессора можно представить очень похожей на технологическую линию производственного предприятия; на конвейере процессора на различных стадиях выполнения одновременно могут находиться несколько команд. Такое совмещение требует несколько большего объема аппаратуры, однако позволяет существенно сократить общее время выполнения последовательности команд

Конвейерная организация.

Существует тенденция выполнять в 1 момент времени более, чем 1 команду.

Суть в совмещении базовых операций – выполняется более, чем 1 базовая операция.

Базовые операции:

- чтение кода команды, выборка команды ВК;

- дешифрация кода ДК;

- чтение операнда ОП;

- выполнение команды В;

- запись результата ЗР.

Некоторые операции могут быть повторены.

ВК 2 ДК 2 ОП 2 В 2 ЗР 2
ВК 3 ДК 3 ОП 3
ВК 4 ДК 4
ВК 5

Ресурсы, используемые отдельными компонентами, различны. Обращение к памяти может потребовать общих ресурсов (например, при обращении к общей шине вв/выв). На сколько разрешим конфликт ресурсов, на столько больше ступеней можно организовать конвейер. В приведенном выше конвейере может выполняться до 5-ти команд.

Возможные конфликты:

- структурные (связанные со структурой);

- конфликты по данным (результат предыдущей команды влияет на выполнение следующей);

- по управлению.

Для реализации конвейера команд необходимо иметь независимые аппаратные средства для каждой ступени обработки с целью распараллеливания выполнения команд на разных стадиях обработки с автономными устройствами управления (децентрализованное управление).Наиболее эффективно конвейер работает, если времена выполнения на каждой стадии командного цикла равны (синхронный принцип управления от 1 до n тактов на каждой стадии)

Синхронная DRAM (SDRAM)

Сейчас уже не актуально использовать 66-МГц шины памяти. Разработчики DRAM нашли возможность преодолеть этот рубеж и извлекли некоторые дополнительные преимущества путем осуществления синхронного интерфейса.

С асинхронным интерфейсом процессор должен ожидать, пока DRAM закончит выполнение своих внутренних операций, которые обычно занимают около 60 нс. С синхронным управлением DRAM происходит защелкивание информации от процессора под управлением системных часов. Триггеры запоминают адреса, сигналы управления и данных, что позволяет процессору выполнять другие задачи. После определенного количества циклов данные становятся доступны, и процессор может считывать их с выходных линий.

Другое преимущество синхронного интерфейса заключается в том, что системные часы задают только временные границы, необходимые DRAM. Это исключает необходимость наличия множества стробирующих импульсов. В результате упрощается ввод, т. к. контрольные сигналы адреса данных могут быть сохранены без участия процессора и временных задержек. Подобные преимущества также реализованы и в операциях вывода.

DDR DRAM

DDR SDRAM (Double Date Rate SDRAM) является синхронной памятью, реализующей удвоенную скорость передачи данных по сравнению с обычной SDRAM.

DDR SDRAM не имеет полной совместимости с SDRAM, хотя использует метод управления, как у SDRAM, и стандартный 168-контактный разъем DIMM.

DDR SDRAM достигает удвоенной пропускной способности за счет работы на обеих границах тактового сигнала (на подъеме и спаде), а SDRAM работает только на одной.


Структура кэш-памяти

Кэш-память – сверхоперативная память (СОЗУ), является буфером между ОЗУ и его «клиентами» — процессором (одним или нескольки­ми) и другими абонентами системной шины. Причем непосредственно командам процессора кэш-память недоступна, т.е. программа не может явно указать чтение или запись в кэш-памяти, которая является для нее, как иногда говорят, “прозрачной”. Кэш хранит копии блоков дан­ных тех областей ОЗУ, к которым происходили последние обращения, и весьма вероятное последующее обращение к тем же данным будет обслужено кэш­-памятью существенно быстрее, чем оперативной памятью.

При обращении к Кэш-памяти ее контроллер проверяет, есть ли копия затребованных данных в КЭШе.

Если да – КЭШ-попадание и данные берутся из КЭШа

Если нет – то КЭШ-промах, данные берутся из основной памяти.

От эффективности алгоритма кэширования зависит вероятность нахождения затребованных данных в кэш-памяти и, следовательно, выигрыш в производительности памяти (% попаданий) и компьютера в целом. Кэш в современных компьютерах строится по двухуров­невой схеме:

· Первичный кэш, или L1 Cache – кэш 1 уровня, внутрен­ний (Internal, Integrated) кэш процессоров класса 486 и старше, а также некоторых моделей 386.

· Вторичный кэш, или L2 Cache – кэш 2 уровня. Обычно это внешний (External) кэш, установленный на системной плате. В Pentium Pro и Pentium II вторичный кеш расположен в одном корпусе с процессором. Дополнительный кэш на системную плату уже не устанав­ливается. Кэш, установленный на системной плате компьютера с процес­сором 386, не имеющем внутреннего кэша, является первичным (и един­ственным).

Кэш прямого отображения

В кэш-памяти прямого отображения адрес памяти, по которому происходит обращение, однозначно определяет строку, в которой может находиться отобра­жение требуемого блока.

Ассоциативный кэш

В отличие от предыдущих у полностью ассоциативного кэша любая его строка может отображать любой блок памяти, что существенно повышает эффектив­ность использования его ограниченного объема. При этом все биты адреса кэшированного блока, за вычетом бит, определяющих положение (смещение) данных в строке, хранятся в памяти тегов. В такой архитектуре для определения наличия затребованных данных в кэш-памяти требуется сравнение со старшей частью адреса тегов всех строк, а не одной или нескольких, как при прямом отображении.

Политика записи:

· КЭШ с сквозная записью (немедленная)

· Кэш с отложенной (обратной) записью

КЭШ с немедленной записью: при изменении ячейки памяти запись происходит синхронно и в КЭШ, и в основную память

Кэш с отложенной (обратной) записью: можно отложить момент записи данных в основную память, а записать их только в КЭШ.
15. Внешняя память. Классификация. Параметры.

УВП – оперирует блоками инф-ии, а не байтами или словами.

Доступ:

· Прямой (обращение к блокам по адресам)

· последовательный

Классификация:

По типу носителя информации ВЗУ делятся на следующие классы. Здесь: МЛ – магнитная лента, МД – магнитный диск, ОД – оптический диск, МОД – магнитооптический диск, ЦМД – носитель типа ЦМД, ПЗС – прибор с зарядовой связью.

По физической природе хранения ЗУ разделяются на: 1) накопители на магнитной основе, 2) накопители на оптической основе, 3) накопители на магнитооптической основе.

Основные характеристики: емкость, время доступа к информации, пропускная способность (скорость чтения/записи), надежность, стоимость.

Емкость зависит от размеров носителя и плотности записи – количества информации на единицу площади носителя. Различают поперечную и продольную плотность записи информации на носителе.

Время доступа зависит от скорости движения носителя и от других факторов, которые зависят от специфики устройства.

Пропускная способность зависит от скорости перемещения носителя и плотности записи. Оценивается количеством информации в единицу времени.

Надежность зависит от многих факторов. Оценивается обычно временем наработки на отказ. Стоимость – интегральная характеристика: зависит и от емкости, и от надежности, и др.

Параметры:

· Время доступа – средний интервал от запроса на передачу блока данных до начала передачи.

· Скорость записи/чтения: скорость = объем данных/время.

· Скорость передачи данных: SATA 2 ГБ в с

· Удельная стоимость


Типы команд.

1) Арифметические и логические - целочисленные арифметические и логические операции: сложение, вычитание, логическое сложение, логическое умножение и т.д.

2) Пересылки данных - операции загрузки/записи

3) Управление потоком команд - безусловные и условные переходы, вызовы процедур и возвраты

4) Системные операции - системные вызовы, команды управления виртуальной памятью и т.д.

5) Операции с плавающей точкой - операции сложения, вычитания, умножения и деления над вещественными числами

6) Десятичные операции - десятичное сложение, умножение, преобразование форматов и т.д.

7) Операции над строками - пересылки, сравнения и поиск строк

Типы данных.

Базовой единицей данных является байт.

В процессоре реализована аппаратная поддержка следующих типов данных: чисел, указателей, цепочек.

Физический адрес, выдаваемый процессором на внешнюю шину адреса, является адресом (порядковым номером) байта в адресуемом пространстве памяти. Ширина шины адреса (число линий, число разрядов адреса) п определяет максимальное адресное пространство N=2n. Адрес байта изменяется от 0 до N-1. При п=32 адресное пространство N=232. При ширине шины данных п=32 за одно обращение к памяти передается до 4 байт.

Кроме значения данных длинной в байт используются данные длинной 2 байта - слово и 4 байта - двойное слово.

Информация в памяти располагается так: младшие разряды в младшем байте - в байте с меньшим адресом, старшие разряды в последующих байтах - в байтах с большими адресами.

Выравнивание границ производится для любых единиц данных. Суть выравнивания заключается в размещении единиц данных длиной 2кбайт по адресам , кратным 2к т.е. в адресах младшие к бит должны быть нулевые. Процессор допускает любое размещение данных в памяти, однако, как было отмечено ранее, невыполнение выравнивания данных приводит к уменьшению его производительности.

Используются два типа указателей:

близкий - для адресации в текущем сегменте (содержит 32 -разрядное смещение)

дальний - для адресации в новом сегменте (содержит 16 разрядный селектор для выбора нового сегмента и 32 - разрядное смещение в нем).

Цепочка - это последовательность однотипных связанных элементов данных, хранящихся по соседним адресам. Представление цепочечных данных позволяет МП эффективно обрабатывать цепочки практически любой длины: пересылать их, сравнивать, находить внутренние элементы. В процессоре для этого применяются специальные команды.


Прямой доступ к памяти

DMA (Direct Memory Access) – режим прямого доступа к памяти, особый режим работы устройств,
при котором устройства пишут в память и читают из памяти без участия центрального процессора.
Это позволяет во многих случаях очень сильно повысить производительность. В этом режиме активным устройством является контроллер прямого доступа к памяти (КПДП). Процессор, получив от КПДП заявку на прямой доступ, прерывает свою работу и отключается от интерфейса, передавая его задатчику, т.е. КПДП. Процессор при этом не выполняет контекстного переключения, а может продолжать свою работу, если она не требует интерфейса. Управление интерфейсом переходит к КПДП, который посредством выполнения операций чтения и записи передает информацию между ОЗУ и ПУ с соответствующим заданием адресов памяти. В этом режиме используется механизм задания уровня приоритетов для тех ПУ, которые работают с прямым доступом к памяти. Этот режим также должен быть предусмотрен в интерфейсах.

ПДП

Это доступ без участия процессора между устройствами вв./выв. и памятью, между отдельными блоками памяти.

Центральный процессор и др. устройства должны уметь отключаться при ПДП. Для этого – запрос и ответ. Процесс инициируется по сигналу ПУ. Как только разрешен ПДП, шиной начинает управлять контроллер ПДП. При этом отключается адресация ПУ. При обмене между блоками памяти используется 2 адреса – источник и приемник. Этот процесс инициируется процессором. Запускать обмен может таймер: цикл чтения и цикл записи (2 цикла). Так было раньше почти во всех процессорах. В настоящее время, как такового, контроллера ПДП почти не стало.

В режиме ПДП "степень свободы" больше.

Общий алгоритм ПДП.

Для осуществления прямого доступа к памяти контроллер должен выполнить ряд последовательных операций:

· принять запрос (DREQ) от устройства ввода-вывода;

· сформировать запрос (HRQ) в процессор на захват шины;

· принять сигнал (HLDA), подтверждающий захват шины;

· сформировать сигнал (DACK), сообщающий устройству о начале обмена данными;

· выдать адрес ячейки памяти, предназначенной для обмена;

· выработать сигналы (MEMR, IOW или MEMW, IOR), обеспечивающие управление обменом;

· по окончании цикла DMA либо повторить цикл DMA, изменив адрес, либо прекратить цикл.

При прямом доступе к памяти процессор и контроллер DMA по очереди управляют локальной магистралью. Это, конечно, несколько снижает производительность процессора, так как при выполнении некоторых команд или при чтении очередной порции команд во внутренний кэш он должен поджидать освобождения магистрали, но в целом производительность вычислительной системы существенно возрастает.

При подключении к системе нового устройства, которое умеет использовать прямой доступ к памяти, обычно необходимо программно или аппаратно задать номер канала DMA, к которому будет приписано устройство. В отличие от прерываний, где один номер прерывания мог соответствовать нескольким устройствам, каналы DMA всегда находятся в монопольном владении устройств.


27. Устройства ввода-вывода: адресация, организация доступа.

Использование механизма прерываний позволяет разумно загружать процессор в то время, когда устройство ввода-вывода занимается своей работой. Однако запись или чтение большого количества информации из адресного пространства ввода-вывода (например, с диска) приводят к большому количеству операций ввода-вывода, которые должен выполнять процессор. Для освобождения процессора от операций последовательного вывода данных из оперативной памяти или последовательного ввода в нее был предложен механизм прямого доступа внешних устройств к памяти – ПДП или Direct Memory Access – DMA. Прямой доступ к памяти (DMA) - это метод непосредственного обращения к памяти, минуя процессор. Процессор отвечает только за программирование DMA: настройку на определенный тип передачи, задание начального адреса и размера массива обмениваемых данных. Обычно DMA используется для обмена массивами данных между системной памятью и устройствами ввода-вывода.

Обмен данными между процессором и устройствами ввода-вывода осуществляется по системной шине, "хозяином" которой является процессор. При использовании контроллера DMA на время обмена данными он должен получить управление системной шиной, т.е. стать ее "хозяином". По окончании обмена подсистема DMA возвращает процессору право управления шиной.

Распространены два типа контроллеров DMA - контроллеры для IBM PC/XT и контроллеры для IBM AT. Вначале мы расскажем о первом типе контроллеров, затем займемся контроллером DMA компьютера IBM AT.

Контроллер прямого доступа для IBM PC/XT реализован на базе микросхемы Intel 8237A и содержит четыре канала.

Архитектура компьютера PC AT включает в себя подсистему DMA, состоящую из двух контроллеров DMA Intel 8237, регистра старшего адреса DMA и регистров страниц DMA. Эти контроллеры обеспечивают 7 каналов DMA.

Система обеспечивает передачу данных по каналам DMA как по одному байту за цикл DMA, так и по два байта за цикл, исходя из возможностей архитектуры процессора (двухбайтной шины данных). Чтобы сохранить преемственность подсистемы DMA в PC AT с аналогичной подсистемой в PC XT каскадирование "байтного" контроллера DMA с распределением каналов XT осуществляется через "словный" контроллер DMA.

Общий алгоритм ПДП.

Для осуществления прямого доступа к памяти контроллер должен выполнить ряд последовательных операций:

· принять запрос (DREQ) от устройства ввода-вывода;

· сформировать запрос (HRQ) в процессор на захват шины;

· принять сигнал (HLDA), подтверждающий захват шины;

· сформировать сигнал (DACK), сообщающий устройству о начале обмена данными;

· выдать адрес ячейки памяти, предназначенной для обмена;

· выработать сигналы (MEMR, IOW или MEMW, IOR), обеспечивающие управление обменом;

· по окончании цикла DMA либо повторить цикл DMA, изменив адрес, либо прекратить цикл.

Режимы обслуживания.

Режим память-память

Этот режим предназначен для передачи блоков данных из одного адресного пространства памяти в другое с минимальными программными и временными затратами, но в PC AT не используется.

Понятие “Архитектура” ВС

ВС – система обработки данных, настроенная на конкретное решение задач конкретной области применения, работает с данными. Часто говорят об архитектуре в широком смысле слова и в узком.

· в узком – система (набор) команд

· в широком – система команд + аппаратные средства +программное обеспечение

Компоненты: система памяти, процессоры (кол-во), орг-ия ввода/вывода, интерфейсные каналы, которые между этими компонентами.

Существуют различные варианты уровней и их функционального назначения.

Многоуровневая система:

1) уровень разделения вычислительных средств: и человек, и внешние процессы.

2) Взаимодействие программных уровней

3) Уровень программного обеспечения и аппаратного

Структура Аппаратных средств(6 уровней)

5-Ур ЯВУ

4-ур Assembler

3-ур ОС (отвечает за использование ресурсов)

2-ур Архитектуры команд (команды пересылки, сложение, вычитания, может относиться и к программным(микро программное управление) и к аппаратным средствам )

1-ур Микроархитектуры (набор функцинальных устройств)

0-ур Цифровой схемотехники (Интегральные схемы)

Многоуровневая организация носит иерархический характер.

В ВС требуется гармоническое взаимодействие, функционирование всех уровней.

Пример архитектур:


1)ГАРВАРДСКАЯ раздельная память (Команды и данные хранятся раздельно, читаются по разным шинам. Параллельность. Вып-ся 1 команда, читается след. команда.)

2)ПРИНСТОНСКАЯ общая память-эта архитектура позволяет программировать в широком смысле слова (процессор отдельно, отдельно ЗУ. Проц читает из памяти команды из запомин. устр-ва, распознаётся команда и данные могут меняться местами. Неизбежна последовательная обработка.)

CPU, RAM, I/O соединены шинами. Разрядность магистралей 18,16,32,64,256…

Архитектура по Фо-Нейману:

Одновременно команды и данные передаваться не могут Информация и данные хранятся в общей памяти (ЗУ) – двойственность информации. Один канал между CPU и ЗУ. Команды и данные передаются поочередно.

Элемент параллелизма Архитектура с различной памятью команд и данных. Возможно независимое чтение потока команд и данных.

Архитектура более-менее реальная:

(в общем случае 3 типа блоков – CPU, ОЗУ, I/O) М1, М2, М3 – мосты / AGP – 64 разрядная / PCI – 32(64) разрядная , 33 МГц / ISA.


Смысл – получить сбалансированную структуру с оптимальным быстродействием(нет конфликтов, быстрота работы)

архитектура системы команд:

CISC – Complete Instruction Set Computer – полный набор команд (можно писать мощные программы, но операции требуют много ресурсов)

RISC– Reduced Instruction Set Computer – ограниченный набор команд (команды все примерно одинаковые, их проще реализовывать, это обеспечивает более быструю работу)



Классификация компьютеров

ЭВМ- программируемое функциональное устройство состоящее из одного или нескольких взаимосвязанных ЦП, Периферийных устройств и управления всем посредством программ, расположенных в ОЗУ и способных производить большой оббьем вычислений.

По поколениям:

1 – 1-е поколение 40-е гг. ламповые ЭВМ (электронная лампа) – громоздкая, энергоемкая, но радиационно-стойкая Ч.Бебидж (предложил устройство сост из памяти и Устойства управлении (УУ)- первое программируемое устройство

2 – 2-е транзисторные, применение ОС(автоматизация В\В) до этого были перфокарты, появились многомашинные комплексы, рабочая станция, компы стали многозадачными.

3 – 3- ЭВМ на микросхемах многопроцессорные устройства разрядность с 16 до 32, параллельность. Конвеиреизация.

4 – микропроцессоры (Intel 4004- 4 разряда, 8080- 8 разрядов)

5 – предполагается искусственный интеллект не было реализовано.

По производительности

· выс. произв.

· широкого применения выс. произв.

· широкого применения малой произв.

MIPS–миллиолы команд в секунду для целочисленной арифметики

«+»легко понять. «–«зависит от набора команд, меняется от программы к программе, иногда неверно.

MFLOPS–миллионы чисел-результатов вычислений с плавающей точкой в сек., или миллионах элемент. арифм. операций над числами с плав. точкой, выполненных в секунду.

высокой производительности – супер-ЭВМ – биллионы операций в секунду

По мобильности

1 – стационарные

2 – мобильные

По потребляемой мощности

По надежности

1 – обычные

2 – повышенной надежности

По степени универсальности

1 – универсальные (скалярные)

2 – специализированные (векторные)

3 – сигнальные процессоры

По архитектуре

1 – Фон-Неймановская (принстонская)

2 – гарвардская

По взаимодействию потоков команд и потоков данных (Классификация по Флину)

1 – SISD

2 – SIMD

3 – MISD

4 – MIMD

Оценка производительности вычислительных систем

Единицей измерения производительности компьютера является время: компьютер, выполняющий тот же объем работы за меньшее время является более быстрым. Время выполнения любой программы измеряется в секундах. Часто производительность измеряется как скорость появления некоторого числа событий в секунду, так что меньшее время подразумевает большую производительность.

Разработаны специальные тесты для целочисленной арифметики

MIPS-целочисленная арифметика (на этот показатель сильно влияет система команд)

MFLOPS–миллионы чисел-результатов вычислений с плавающей точкой в сек., или миллионах элемент. арифм. операций над числами с плав. точкой, выполненных в секунду.

MIPS , MFLOPS – приблизительная оценка . Влияние оказывает сис-ма команд процессора а также компилятора который «переводил» , поэтому разрабатываются специальные тесты для конкретных задач . Например:

ТЕСТ LINPACK - набор программ (14 и 24 цикла) Ливерморские циклы - это набор фрагментов фортран-программ, каждый из которых взят из реальных программных систем, эксплуатируемых в Ливерморской национальной лаборатории им.Лоуренса (США). Обычно при проведении испытаний используется либо малый набор из 14 циклов, либо большой набор из 24 циклов.

Пакет Ливерморских циклов используется для оценки производительности вычислительных машин с середины 60-х годов. Ливерморские циклы считаются типичными фрагментами программ численных задач.

SPEC=Tэталона/ Ттеста

SPECint92, SPECfp92

Важность создания пакетов тестов, базирующихся на реальных прикладных программах широкого круга пользователей и обеспечивающих эффективную оценку производительности процессоров, была осознана большинством крупнейших производителей компьютерного оборудования, которые в 1988 году учредили бесприбыльную корпорацию SPEC (Standard Performance Evaluation Corporation). Основной целью этой организации является разработка и поддержка стандартизованного набора специально подобранных тестовых программ для оценки производительности новейших поколений высокопроизводительных компьютеров..

Набор тестов CINT92,измеряющий производительность процессора при обработке целых чисел, состоит из шести программ, написанных на языке Си и выбранных из различных прикладных областей: теория цепей, интерпретатор языка Лисп, разработка логических схем, упаковка текстовых файлов, электронные таблицы и компиляция программ.

Набор тестов CFP92, измеряющий производительность процессора при обработке чисел с плавающей точкой, состоит из 14 программ, также выбранных из различных прикладных областей: разработка аналоговых схем, моделирование методом Монте-Карло, квантовая химия, оптика, робототехника, квантовая физика, астрофизика, прогноз погоды и другие научные и инженерные задачи. Две программы из этого набора написаны на языке Си, а остальные 12 - на Фортране. В пяти программах используется одинарная, а в остальных - двойная точность.

Производительность ЦП зависит от трех параметров: такта (или частоты F) синхронизации, среднего количества тактов на команду (S) и количества выполняемых команд (N).

T = (N x S) / R

MIPS–миллионы команд в секунду.> MIPS=>>машина.

«+»легко понять.

«-»зависит от набора команд, меняется от программы к программе, иногда неверно.

· временем ответа (response time),

· временем выполнения(execution time)

· прошедшим временем (elapsed time).

CPU-time-

1.Пользовательское время ЦП (непосредственно на исполнение команды пользователя)

2.Системное время ЦП(время затраченное ОС на выполнение заданий затребованных пользователем)



infonko.ru/gibridizaciya-eukarioticheskih-organizmov.html infonko.ru/gibridizaciya-orbitalej-i-prostranstvennaya-konfiguraciya-molekul.html infonko.ru/gibridnaya-vojna-protiv-rusi.html infonko.ru/gibridnie-metodi-kodirovaniya-rechi.html infonko.ru/gibridogenez-i-setchatoe-vidoobrazovanie.html infonko.ru/gidoni-georgij-iosifovich-1895-1942.html infonko.ru/gid-po-venecii-sostavlennij-vlyublennoj-zhenshinoj.html infonko.ru/gidravlicheskie-elementi-potoka-rashod-srednyaya-skorost-uravnenie-nerazrivnosti-sploshnosti-potoka.html infonko.ru/gidravlicheskie-i-pnevmaticheskie-shemi.html infonko.ru/gidravlicheskie-mashini-shesterennogo-tipa.html infonko.ru/gidravlicheskie-rele-davleniya-i-vremeni.html infonko.ru/gidravlicheskie-sledyashie-privodi-gidrousiliteli.html infonko.ru/gidravlicheskie-soprotivleniya.html infonko.ru/gidravlicheskie-vyazhushie-veshestva.html infonko.ru/gidravlicheskij-gasitel-kolebanij.html infonko.ru/gidravlicheskij-raschet-dvorovoj-vodootvodyashej-seti.html infonko.ru/gidravlicheskij-raschet-kanalizacionnoj-seti.html infonko.ru/gidravlicheskij-raschet-paroprovodov.html infonko.ru/gidravlicheskij-raschet-prostih-truboprovodov.html infonko.ru/gidravlicheskij-raschet-seti-srednego-davleniya.html